🔐 登录 ✍️ 注册

博主头像

台積電又放大絕！聯手 ASML、IMEC，二維材料電晶體要量產了嗎？

外来客 • 2026-08-27 01:51:36

声明：本文为对公开内容的摘要整理，未经本站独立核实，可能与原内容存在出入，不代表本站立场、观点或建议；观点与版权归原作者及原平台所有。如涉及版权问题，请联系我们，核实后立即删除。 [ 免责声明 ]

🏭 核心突破与量产里程碑

台积电联合 ASML 与比利时微电子研究中心（IMEC），在 300 毫米（12 寸）晶圆上成功整合二维材料 N 型和 P 型场效应晶体管（FET）。
该成果标志着二维材料晶体管从实验室研究迈向晶圆厂量产的重要里程碑，具备可扩展性及后段制程兼容性。
首次实现 50 纳米接触多晶栅极间距（CPP）的 N 型和 P 型 FET，效能接近实验室记录等级。
在同一片 12 寸晶圆上同时整合 N 型和 P 型 FET 的良率达到 94%。
晶体管电流开关比例（$I_{max}/I_{min}$）大于 $10^5$，满足实用化量产标准。

🧪 材料特性与技术细节

N 型 FET：采用二硫化钼（$MoS_2$）作为通道材料。
P 型 FET：采用二硫化钨（$WS_2$）和二硒化钨（$WSe_2$）作为通道材料。
关键指标：P 型晶体管在负栅极电压下导通，最大漏极电流密度为每微米 100 微安培；次线性摆幅（Subthreshold Swing）为每 10 倍 150 毫伏。
结构创新：采用反向式薄膜晶体管架构，使用底部接触设计及重叠式层叠栅极结构。
工艺突破：利用 ASML 的极紫外光（EUV）微影技术优化单次曝光，实现 50 纳米 CPP 的缩小。
静电控制：在极短栅极长度下，材料仍维持良好的静电控制能力及可接受的载子迁移率。

📐 制程节点与尺寸对比

CPP 构成：由栅极长度、侧臂间隙（Spacer）以及源极和漏极的接点长度组成。
制程数据对比：
7nm 制程：栅极长度约 21nm，CPP 约 54nm。
5nm 制程：栅极长度约 19nm，CPP 约 51nm。
3nm 制程：栅极长度约 13nm，CPP 约 45nm。
本次突破：二维材料晶体管实现 50nm CPP，相当于 3nm 或 5nm 制程节点的尺寸水平。
传统局限：过去二维材料研究多依赖胶带剥离法，良率低、尺寸小（几十微米），无法在 12 寸晶圆上规模化生产。

🌐 战略意义与产业影响

技术转化：核心目标是降低技术风险，加速从实验室到晶圆厂的转换过程。
应用前景：适用于超微缩逻辑电路、后段制程及晶圆背面相关应用。
材料优势：过渡金属硫族化合物（TMD）具有能隙，克服了石墨烯作为半金属无法直接用于数字电路的缺陷。
竞争对比：相比磷烯（Phosphorene），TMD 在大气环境下更稳定，制程挑战较低。
行业共识：该合作展示了在 300 毫米晶圆上实现符合产业尺寸需求且维持实验室级效能的技术平台，为下一代先进制程奠定基础。

👤 同一博主

查看该博主全部 34 篇

🧭 类似博主

0 条评论

发表评论

请先登录后参与讨论。