👤 同一博主

🎬 雷军急了？一口气发三颗芯片，小米激进造芯到底在赌什么【万字解析】

📱 芯片架构与互联革新 玄戒O3采用三重级十核全大核CPU结构（2颗C1 Ultra、4颗C1 Premium、4颗C1 Pro），单核性能提升31%，多核提升60%。 摒弃ARM公版CMN方案，自研X-Ring统一融合总线，协议转换开销降低75%，静态访问延迟降至82纳秒，动态延迟177纳秒。 新增16MB系统级缓存（SLC），解决数据搬运瓶颈，显著降低GPU高负载下的功耗与延迟。 GPU升级为G2 Ultra 16核架构，支持第三代光追，性能翻倍且能效降低64%。 🧠 AI算力与端侧模型优化 玄戒O3 NPU核心数虽减少，但Tensor算力提升至200 Tops；引入类SIMT向量引擎，向量算力达3.13 TFLOPS，提升6.8倍以应对大模型杂活。 全芯片子系统（CPU、GPU、ISP等）均嵌入AI单元，实现计算在数据所在地发生，降低整体延时。 玄戒O100采用晶圆级3D堆叠与近存计算架构，通过Hybrid Bonding互联，带宽达1.22 TB/s，远超传统LPDDR方案。 针对端侧大模型，联合优化5值量化方法，将INT4权重压缩至5位，内存需求降低30%，Prefill性能提升40%。 🏭 工艺制程与供应链合作 玄戒O3采用N3P工艺，相比N3E同等功耗下性能提升5%，同频功率降低5%-10%；自研标准单元增至2400多个，晶体管密度提升5%。 首发搭载长鑫存储LPDDR6（10.667 Gbps），通过更宽通道与自研内存控制器弥补峰值速率差距，实现计算芯片与内存系统的联合定义。 玄戒D100面向支架场景，配备160GB内存，支持2万亿参数大模型，主打极致堆料与大算力。 🚀 战略逻辑与行业定位 范式转变赌注：预判AI原生设备趋势，提前布局高效数据搬运、端侧AI及芯片模型联合优化，旨在成为定义者而非跟随者。 垂直整合需求：为支撑“人车家”全场景生态，必须掌握核心计算架构，摆脱对通用IP的依赖，实现差异化竞争。 时间窗口博弈：以资源换时间，压缩技术追赶周期，规避国际形势变化带来的潜在卡脖子风险，建立持续迭代能力。 现状评估：虽在互联、存储及AI封装上激进突破，但尚未满足自研底层微架构、5G基带及千万级出货三大顶级SoC厂商标准，处于快速追赶阶段。

🎬 关于理想造芯，这是你该知道的一切：对话理想汽车CTO谢炎

🚗 理想汽车自研芯片战略与技术深度解析 ⚡ 一句话概述 理想汽车基于“第一性原理”与AI算力成本激增的行业趋势，通过构建从5nm制程“马赫M100”芯片、数据流架构编译器到操作系统的全栈垂直整合能力，旨在突破通用GPU效率瓶颈，确立在智能驾驶与具身智能领域的长期差异化竞争壁垒。 🎯 核心战略逻辑：为何必须自研？ 1. 成本结构的根本性转变 随着人工智能技术在汽车行业的深度渗透，AI算力成本正迅速攀升，极有可能超越电池成为整车制造中的最高单项成本项。在这一背景下，单纯依赖外购通用芯片方案已无法兼顾性能与成本控制。理想汽车认为，掌握底层核心技术不仅是技术追求，更是应对未来成本压力的必然选择。通过自研芯片，车企能够更精准地匹配算力需求，避免为冗余功能付费，从而在激烈的市场竞争中构建起基于硬件效率的成本优势。 2. 通用GPU的效率瓶颈 当前主流的通用图形处理器（GPU）在处理AI推理任务时存在显著的效率短板。数据显示，通用GPU在实际运行中的利用率往往仅维持在30%至40%之间，这意味着超过一半的算力资源被浪费或闲置。这种低效不仅增加了硬件采购成本，也限制了车辆实时响应能力的提升。理想汽车指出，要解决这一痛点，必须从架构层面进行革新，而非仅仅依靠堆砌晶体管数量。自研芯片允许团队针对特定的AI负载进行定制化优化，从而大幅提升硬件的实际运行效率。 3. 差异化壁垒的构建 在智能电动汽车行业同质化竞争日益严重的今天，软件定义汽车（SDV）已成为共识，但底层硬件的差异性是构建护城河的关键。谢炎强调，车企需要具备模型理解力与全局架构视野，而非单纯地堆砌硬件参数。通过垂直整合，理想汽车能够将芯片、编译器、操作系统以及上层应用进行深度协同设计，形成闭环的技术生态。这种全栈自研能力使得理想能够在算法迭代时快速调整底层支持，实现软硬件的最佳匹配，从而建立起竞争对手难以短期复制的技术壁垒。 🏗️ 技术架构创新：数据流与冯·诺依曼的博弈 1. 摒弃传统指令驱动 传统的计算机体系结构多基于冯·诺依曼架构，其核心特征是“存储程序”和“指令驱动”。在这种模式下，CPU需要不断从内存中读取指令和数据，导致大量的时间消耗在控制逻辑和数据搬运上，而非实际计算。对于高维、并行的AI计算任务而言，这种串行化的处理方式显得尤为低效。理想汽车的自研芯片彻底摒弃了传统的指令驱动机制和复杂的Cache（缓存）层级结构，转而采用可编排的数据流架构。 2. 数据触发计算的范式转移 在数据流架构中，计算的触发条件不再是时钟周期或指令序列，而是数据的可用性。当所需数据到达处理单元时，计算自动开始；若数据未就绪，则等待。这种机制消除了控制逻辑中的冗余操作，显著降低了功耗并提升了执行效率。理想汽车将架构的复杂性从硬件层面转移至编译器层面，通过先进的编译技术来调度数据流，确保计算资源的高效利用。据透露，该芯片在实际运行中的效率高达82%，远超通用GPU的水平，这得益于其针对AI负载特性的深度优化。 3. 软硬件协同设计的必要性 数据流架构的优势发挥高度依赖于编译器的能力。因此，理想汽车在研发过程中采取了软硬件同步开发的策略。硬件团队需要深入了解编译器的工作原理及操作系统的机制，以便设计出更易于调度的硬件结构；反之，编译器工程师也需要知晓硬件实现的边界与代价，从而生成更高效的代码。这种跨领域的深度协同打破了传统分工壁垒，使得整个系统能够在整体层面上实现最优性能，而非局部最优。 🛠️ 研发历程与产品落地：从立项到量产 1. 严谨的研发节奏 理想汽车的自研芯片项目始于2021年，经过半年的深入论证后于2022年正式确定技术方向。这一阶段的重点在于明确芯片的定位、架构选择以及应用场景。随后，团队启动了软硬件协同开发工作，确保底层硬件与上层软件能够无缝衔接。令人瞩目的是，该芯片在首次流片后即成功点亮Linux系统，证明了其架构设计的成熟度与工程实现的可靠性。这种“一次性成功”的背后，是团队对技术细节的极致把控和对潜在风险的充分预判。 2. “马赫M100”的核心规格 理想自研的首款智能驾驶芯片命名为“马赫M100”，采用先进的5nm工艺制程，芯片面积达到400平方毫米，集成了高达450亿个晶体管。在算力方面，其峰值算力为1280 TOPS（每秒万亿次运算），足以支撑当前及未来一段时间内高阶智能驾驶算法的需求。更重要的是，如前所述，其实际运行效率达到了82%，这意味着在同等功耗下，它能提供比通用方案更强大的有效算力，或在同等性能下实现更低的能耗。 3. 应用落地与性能表现 马赫M100芯片已搭载于理想L9等车型上，并支持原生多模态VLA（Vision-Language-Action）模型。在实际应用中，端到端的反应速度被缩短至0.28秒，显著提升了车辆在复杂路况下的响应能力与安全性。此外，通过虚拟化技术，该芯片能够整合中央预控功能，进一步提升了系统的安全性与成本效益。这种快速落地的能力体现了理想汽车在工程化方面的强大实力，也验证了自研芯片在实际场景中的价值。 👥 人才素质与技术前瞻：打破壁垒的工程师文化 1. 好奇心与跨领域学习能力 谢炎在谈及团队建设时强调，面试新人最看重的两个核心素质是“好奇心”和“跨领域学习动力”。好奇心是解决未知问题的原动力，驱使工程师不断探索技术边界；而跨领域学习能力则是应对复杂系统挑战的关键。在AI时代，单一领域的知识已不足以支撑创新，工程师需要具备高位认知，能够理解整个技术栈的运作逻辑。 2. T型人才的培养要求 理想汽车对不同类型工程师提出了具体的跨界学习要求： 硬件工程师：不能仅关注电路设计，还需深入了解编译器原理及操作系统机制，以便设计出更利于软件调度的硬件结构。 编译器工程师：需知晓硬件实现的边界及代价，避免生成低效或难以执行的代码，确保算法在硬件上的高效运行。 模型工程师：需深入理解底层软栈（如进程、线程、I/O机制）及硬件工作方式，以便优化模型结构，使其更适配底层算力特性。 这种“向上向下贯通”的技术视野，使得团队能够在系统层面发现并解决问题，而非局限于局部模块的优化。谢炎指出，架构层面的改进往往需要在运行中通过“上帝视角”去发现，而非预先完全设计出来，这就要求工程师具备极强的全局观和实战经验。 🔮 未来展望：能源、智能与具身智能 1. 行业突破的双重底层能力 对于中国智能汽车产业而言，理想汽车认为未来几年最需要突破的两大底层能力是“能源”（电池）与“智能”。随着电动化技术的逐渐成熟，智能化将成为区分产品竞争力的核心要素。而智能化的基础在于算力与算法的高效结合，这正是自研芯片所致力于解决的问题。通过掌握这两大底层能力，车企才能在未来的市场竞争中立于不败之地。 2. 数据流架构的持续深耕 尽管数据流推理体系已有六七十年的发展历史，但在AI时代的应用尚不足十年，其潜力远未被完全挖掘。理想汽车团队正积极探索如何突破车端芯片算力受限的现状，尝试运行更大的Workload（工作负载），如自动驾驶之外的更大规模模型。未来，团队将继续在数据架构领域深耕，推动车端AI算力向更大规模、更复杂模型的演进。 3. 具身智能与长期竞争 谢炎强调，自研芯片的最终目标不仅是解决当前的智能驾驶需求，更是为了应对未来的“具身智能”挑战。随着机器人技术与汽车技术的融合，对算力的要求将呈指数级增长。通用方案难以兼顾性能、成本及未来扩展性，而垂直整合的全栈能力则是应对这一挑战的唯一路径。行业趋势正从通用走向专用，再回归到高效整合，唯有跑得更快、迭代更迅速的企业，才能在技术追赶中保持领先。 💡 结论 理想汽车的自研芯片战略并非盲目跟风，而是基于对行业成本结构变化、技术瓶颈及未来发展趋势的深刻洞察所做出的理性选择。通过采用5nm制程的马赫M100芯片和数据流架构，理想成功实现了硬件效率的大幅提升（82%），并在实际应用中验证了其高性能与高安全性。更重要的是，理想构建了一套从芯片、编译器到操作系统的全栈垂直整合能力，打破了传统分工壁垒，培养了具备跨领域视野的工程师团队。 这一战略不仅解决了当前外购方案无法兼顾的性能与成本问题，更为未来具身智能和更大规模模型的落地奠定了坚实基础。谢炎指出，车企需具备模型理解力与全局架构视野，通过软硬件协同设计应对技术快速迭代。在能源与智能成为核心竞争力的时代，理想汽车通过掌握底层核心技术，确立了长期的竞争壁垒，其“跑得更快”的发展理念也为整个行业提供了重要的参考范式。未来，随着数据流架构的持续优化与应用场景的拓展，理想汽车有望在智能驾驶及更广泛的AI领域继续保持领先地位。

🎬 28纳米反超1000倍?不需要EUV的芯片黑魔法：对话知存科技王绍迪

🧠 存算一体技术原理与优势：打破冯·诺依曼瓶颈 核心观点： 存算一体（Processing-in-Memory, PIM）技术通过利用物理规律直接在存储器阵列中进行计算，解决了传统冯·诺依曼架构中“存储墙”和“功耗墙”的问题。该技术特别匹配深度学习和Transformer大模型对矩阵乘法的高需求，能随着算法规模扩大显著提升算力效率，被视为AI时代最具潜力的计算技术之一。 关键事实与论据： 技术原理（黑魔法）： 存算一体利用欧姆定律（电压×电导=电流）。在存储器阵列中，每个节点的电导值代表数据，行输入电压，列输出电流即为乘法结果；多路电流汇聚实现加法。这使得矩阵乘法只需开启一次即可完成，无需像传统架构那样逐行读取数据到外部运算器。 算力与能效提升： 存算一体的计算效率随存储器阵列规模线性增长。Transformer模型的矩阵计算量比传统深度学习大1000至1万倍，因此存算一体在Transformer场景下的计算效率也相应提升1000至1万倍。其存储与计算比为1:1，远优于GPU（通常64:1或更高），极大降低了数据搬运开销。 精度挑战与突破： 模拟计算的精度是最大难点。每个存储单元仅容纳1000-2000个电子，需实现线性256等分（8-bit）难度极大。知存科技团队花费7-8年时间，通过数百人协作，将Flash介质的计算精度从3-bit逐步提升至满足应用需求的水平。 介质选择： 坚持使用成熟且非易失性的Flash技术。虽然数据保持时间仅需1-10秒即可满足AI计算需求（无需像传统存储那样保持10年），但Flash在大规模并行开启时的电流特性及工艺成熟度具有优势，迭代速度快。 🏭 研发历程与工程挑战：从流片失败到量产落地 核心观点： 存算一体芯片的研发缺乏成熟的EDA工具支持，面临极高的试错成本和技术不确定性。通过建立严格的质量体系、分解问题以及利用AI辅助设计，团队逐步克服了“至暗时刻”，实现了从原型到量产的跨越。 关键事实与论据： 流片困境： 创业初期遭遇4年6次流片失败。由于缺乏EDA工具，芯片回片后往往隐藏几十个问题（如精度不达标），需花费3-6个月甚至更久进行Debug。早期测试周期长达6个月，现已压缩至2-3个月。 质量体系建设： 针对存算一体特有的模拟量波动和工艺敏感性问题，建立了五道测试流程（远超传统芯片的两道），涵盖设计、工艺、烧录及端到端测试，并结合客户反馈持续迭代。 AI辅助研发： 引入AI自动构建设计流程和验证流程，预计一年内可实现较好的自动化EDA设计和工具链支持，以应对复杂的设计调试需求。 人才策略： 公司现有500多位研发人员，博士近100位。招聘看重“独立解决问题的能力”，鼓励新人负责大范围Scope的项目，前三年成长速度快。 🎧 应用场景与市场机会：端侧AI的降维打击 核心观点： 存算一体在端侧（Edge AI）具有独特优势，特别是在功耗、延迟和成本敏感的领域（如耳机、眼镜、机器人）。通过提供大容量、低功耗且高速的计算能力，它使得在终端设备上运行Transformer大模型成为可能，有望推动“世界模型”在端侧的统一。 关键事实与论据： 安克创新合作案例： 2023年与安克（Anker）合作开发耳机芯片。传统耳机芯片难以运行超过50万参数的模型，而知存科技基于28纳米NorFlash工艺，成功在耳机中部署了400-600万参数的Transformer模型。 性能突破： 该芯片实现了通话降噪的“人声还原度最高”吉尼斯世界纪录。相比传统方案，算力提升几十至一百倍，且无需外挂高带宽存储器，解决了功耗和成本瓶颈。 未来扩展性： 技术路线清晰，从4兆参数扩展到40兆、400兆乃至云端级别（类似NVIDIA Grace Hopper的SRAM容量）。随着阵列规模扩大，能效比每年可提升2-5倍，预计未来仍有百倍以上的性能提升空间。 通用性与生态： 长期来看，存算一体有望成为AI设备的标配“Universal Memory”，解决端侧多种算法协同工作的碎片化问题，实现单一芯片运行大模型、低延迟、低功耗的目标。 🚀 行业洞察与中国优势：无需EUV的黑魔法 核心观点： 中国虽然在先进制程（如EUV）上受限，但存算一体技术对工艺节点依赖较低，且高度依赖快速迭代的产业链整合能力，这正是中国的优势所在。 关键事实与论据： 工艺独立性： 目前主要使用28纳米成熟工艺，未来即使转向专用存储器或更先进工艺，提升空间巨大（预计制造端还有百倍提升潜力），且不依赖EUV光刻机。 产业链迭代速度： 中国在材料、设备、代工到应用端的反馈闭环极短，能快速迭代产品（如新能源汽车模式）。相比之下，海外虽然技术先进但迭代速度慢。这种快速响应能力是存算一体初创公司突围的关键优势。 创始人背景： 知存科技CEO王绍迪为北大微电子专业保送生，2016年博士毕业后因高校经费不足及业界认知滞后选择创业。他与安克CEO杨蒙同为北大学友，理念契合促进了合作。 结论： 存算一体并非万能通用计算方案，但在AI矩阵乘法场景下具有颠覆性优势。随着精度问题的逐步解决和生态工具的完善，它将在端侧AI率先爆发，并逐步向云端扩展。对于从业者而言，掌握底层物理原理、具备独立解决复杂工程问题的能力，将是进入这一高壁垒赛道的关键。

🎬 CPU这个老登，竟然在智能体时代重新翻身了？

🧠 核心观点：智能体时代 CPU 重回 C 位的三重逻辑 在 AI 从“聊天机器人”向“自主智能体（Agent）”演进的过程中，CPU 的重要性显著回升。这一趋势并非简单的技术轮回，而是由智能体的工作模式转变、AI 基础设施架构重构以及 X86 生态壁垒共同决定的。视频指出，GPU 擅长并行计算但弱于逻辑控制，而 CPU 在处理串行逻辑、任务调度和复杂交互方面具有不可替代的优势。随着推理需求超越训练需求，数据中心正从单纯的 GPU 堆叠转向“CPU+GPU+存储”的协同架构，英特尔等厂商通过提升核心密度和能效比来应对这一变化。 📊 关键事实与论据 1. 需求侧：智能体工作模式导致“算力交通管制” 工作流差异：传统聊天 AI（如 ChatGPT）是单步并行的概率计算，适合 GPU；而智能体具备自主性，需进行任务拆解、策略规划、代码执行及错误修正，属于多步协同的串行逻辑处理。 架构短板：GPU 缺乏处理复杂条件判断和异常切换的能力，导致在智能体场景下大量计算单元闲置等待，形成“算力交通管制”。CPU 凭借分支预测电路和乱序执行引擎，成为解决这一瓶颈的关键“交通指挥系统”。 并发增长：IDC 数据显示，2026-2027 年中国企业场景中活跃智能体数量将增长 200%，到 2031 年将达到 3.5 亿个。海量智能体同时工作需要 CPU 提供低延时调度和数据预处理，以维持 GPU 的高利用率。 2. 供给侧：推理爆发推动 AI 基础设施重构 重心转移：行业焦点从模型训练转向规模化部署与推理。德勤数据显示，2025 年大模型推理算力需求占 AI 总需求的 50%，2026 年将升至 2/3。国家数据局指出，2025 年中国 AI 推理 Token 调用量达 21,100 万亿。 瓶颈转移：推理过程中的 KVCache 管理、提示词组装、路由调度等“脏活累活”主要由 CPU 承担，CPU 能力已成为制约推理性能的主要瓶颈。 新架构范式：未来数据中心将重构为分工精密的“AI 智能工厂”，包含 GPU 集群（生成 Token）、高密度 CPU 集群（运行智能体）和高性能存储集群（管理 KVCache 及长期记忆）。 硬件指标：英特尔发布的至强 6 系列处理器（Clear Water Forest）单颗集成最多 288 个能效核，支持 AMX 加速引擎。单机柜可部署超 4.6 万个 CPU 核心，甚至通过特定方案支持超 6 万个核心，以应对海量并发调度。 3. 生态侧：X86 架构的护城河 存量优势：预计到 2030 年，全球运行的 X86 服务器占比仍高达 80%，数量将从 2025 年的 6,300 万台增至 7,600 万台。 迁移成本：企业级应用依赖成熟的软硬件生态。更换底层架构意味着海量的代码重新编译、适配及 Bug 排查，试错风险极高。X86 提供了无缝兼容的生产环境，降低了部署门槛。 可靠性与连接力：CPU 的 RAS（高可靠、高可用、高可调）特性保障了系统稳定性；新一代 E835 网卡提供 200G RDMA 连接，确保 CPU、GPU 与存储间的高速安全数据流动。 📉 结论与趋势 算力比例变化：数据中心内 CPU 与 GPU 的比例正从传统的 1:8 向 1:4、1:2 甚至接近 1:1 演进，反映出 CPU 在 AI 基础设施中权重的实质性提升。 技术融合而非取代：智能体时代并非 GPU 取代 CPU，而是两者走向更深度的协同。GPU 负责暴力并行计算，CPU 负责逻辑控制与数据流转，二者缺一不可。 投资启示：英特尔等 CPU 厂商因踩中智能体爆发的风口，通过提升核心密度和能效比重新获得市场关注。对于投资者而言，需关注那些能解决“算力交通管制”、提供高密度低功耗解决方案的基础设施提供商。

🎬 一期视频看懂物理AI：大模型这么强，为啥一到现实就翻车？

🤖 物理AI：从虚拟大脑到现实行动 💡 核心观点：物理AI的本质与挑战 定义与区别：物理AI（Physical AI）不同于在虚拟数字世界中工作的生成式AI（如聊天机器人、代码助手）。它是指将AI应用于电机控制、决策制定或具体动作执行的阶段，是边缘AI的进一步延伸。其核心在于让AI学会与充满未知的真实物理世界进行交互。 三大技术挑战： 信号处理：需处理来自真实世界传感器的复杂数据，需要强大的底层信号处理能力。 实时性：不同于聊天窗口中毫秒级延迟无感，机械臂或汽车刹车晚100毫秒可能导致严重后果，因此必须具备极高的实时反应能力。 可靠性与环境适应：物理AI需长期稳定运行，必须扛得住极端处理环境及潜在的黑客攻击，且往往没有“再来一次”的重启机会。 技术基因觉醒：物理AI并非凭空出现的新物种，而是底层数字信号处理（DSP）和实时控制技术的进化与觉醒。嵌入式芯片才是物理世界的“老司机”，而非单纯依靠堆砌算力的服务器芯片。 🏭 关键事实与技术路径 1. 硬件架构创新 PRU架构：德州仪器（TI）推出的PRU（Programmable Real-Time Unit）新芯片架构，具备极低延迟和功耗，能直接和高性能DSP无缝打通。支持在系统运行中直接编程（On-the-fly reprogramming），无需断电重启，可动态适配工厂或汽车市场中不断演进的新标准接口（如USB、T1S等）。 数字孪生开发：TI采用基于数字孪生的虚拟开发套件（VDK）方案。在真实硬件就绪前，云端克隆出虚拟硬件环境，允许软件团队提前数月运行代码和库文件，打破传统“芯片流片后才能软件开发”的死结，加速迭代。 AI辅助开发生态：通过Code Composer Studio等工具集成AI Agent，用户只需输入提示词即可自动生成底层硬件驱动代码，降低中小团队的开发门槛。 2. 安全机制与合规 硬件级兜底：在自动驾驶和工业生产中，软件Bug无法通过重启解决。TI强调在芯片底层构建安全防御机制，确保AI决策不危及生命。 法规影响：欧盟《网络弹性法案》（EU Cyber Resilient Act, CRA）等日益严格的法规正在推动嵌入式处理器行业加强安全性设计。 3. 应用场景落地 智能汽车： 驾驶员监控：利用TI的TDA5等设备监测驾驶员疲劳状态，并在必要时提醒休息；同时监控乘客安全（如防止儿童被遗忘在后座）。 音频与安全：车载音响不仅提供娱乐，还通过DSP技术实时降噪、过滤杂音，并提取救护车鸣笛等关键安全声音，实现主驾与后排互不干扰。 工业制造与医疗： 使用AM62A等设备监测产品质量缺陷。 在医疗流水线上精准检测试管玻璃厚度，确保血液检测结果准确。 🎯 结论 物理AI的落地关键在于解决性能、功耗和可靠性的平衡（“既要又要还要”）。它不是简单地将大模型塞入设备，而是依赖嵌入式芯片、DSP技术与实时控制算法的深度结合。通过PRU等灵活架构应对碎片化接口需求，利用数字孪生加速开发流程，并强化硬件级安全机制，物理AI正从概念走向现实，成为在关键时刻保命、提升生活体验的实干工具。TI通过与全球合作伙伴（包括中国团队）协作，正在推动这一技术生态的全面成熟。

🎬 告别算力焦虑！中国AI不再靠英伟达，华为做对了什么？

🚀 核心观点：国产AI算力与模型的双向奔赴 中国顶级开源模型 Deep Seek V4 成功在华为昇腾 950 系列超节点上完成全版本适配与全链路优化，标志着中国 AI 产业在算力底座上实现了从依赖英伟达向自主可控的历史性突破。 面对先进制程受限和单卡物理算力瓶颈，中国 AI 产业选择了“模型+生态”的全量开源路线，通过软硬协同、系统架构创新（如超节点集群）来弥补单点物理性能的不足，走出了一条不同于英伟达“必然模型+必然生态”的独立发展路径。 华为昇腾软件生态 CANN 进行了系统性重构，从“逼着开发者学新东西”转变为“主动适配开发者老习惯”，通过分层解耦、全量开源和智能体辅助，大幅降低了迁移门槛，打破了 CUDA 生态的垄断壁垒。 📊 关键事实与论据：技术突破与生态重构 1. 模型与硬件的深度协同 Deep Seek V4 特性：Pro 版本拥有 1.6 万亿参数，Flash 版本拥有 2840 亿参数，标配百万 Token 上下文长度，具备 Agent 能力，在数学推理、世界知识等方面登顶开源模型第一梯队。 硬件挑战：百万 Token 上下文导致显存爆炸（单次对话消耗上百 GB 显存）、内存墙瓶颈、跨卡通信拥堵（MoE 架构引发海量数据交换）以及 Agent 带来的高并发压力。 昇腾 950 微架构优化： 原生支持混合精度（FP8 算力达 1 PFLOPS，FP4 达 2 PFLOPS），变相翻倍显存和内存带宽。 优化访存颗粒度，从 512B 收缩至 128B，减少带宽浪费。 融合 SIMD 与 SMT 编程架构，兼顾大规模矩阵吞吐与灵活调度。 推出 PR（偏推理/推荐，高并发）和 DT（偏训练，大显存）两款场景化芯片，精准分配算力资源。 2. 系统级创新：淘定律与超节点 淘定律：用数学补物理，用非摩尔补摩尔，用集群计算补单芯片。不再死磕单卡物理上限，而是通过芯片逻辑折叠、软硬协同和系统级集群计算来逼近先进制程的等效性能。 昇腾 950 超节点：以单柜 64 卡为单元，最大扩展至 8192 张卡。卡间互联带宽 2TB/s，总互联带宽 16000TB/s。基于零碳互联构建，统一通信协议，支持细粒度数据切分和缓存智能释放，实现全局内存池化。 3. 软件生态 CANN 的重构 分层解耦：将庞大软件框架拆分为 20 多个轻量级独立组件（如算子库、通信库等），支持按需编译和独立升级。 全量开源：向社区开源 60 多个源码仓库，允许开发者修改源码、自定义算子。 开发体验优化： 支持 SIMD+SMT 融合编程，通信算子优化使跨卡通信时延降低 30 倍。 兼容 PyTorch、Triton 等主流生态，提供 C++ 底层开发与 Python 高层开发多种路线。 引入智能体（如 MAN Studio Agent、Kanbot），通过 Web Coding 方式和 AI 助手降低环境配置、模型部署和算子开发门槛。 💡 结论：多元化生态开启新时代 打破垄断与焦虑：Deep Seek V4 与昇腾 950 的结合证明，在英伟达统治的 AI 算力帝国之外，存在一个完全独立、高效且极具性价比（成本仅为国际竞品七分之一）的平行宇宙。这缓解了中国 AI 产业的算力焦虑，提供了除疯狂堆砌先进制程外的另一条可行路径。 生态多样性价值：英伟达创始人黄仁勋曾称中国模型脱离英伟达芯片将是其“灾难”，但这对于全球 AI 开发者而言是好事。科技进需要生态多样性支撑，而非绝对垄断下的封闭。 未来展望：通往 AGI 的未来不再是一道单选题。通过系统架构创新和全量开源，中国 AI 产业构建了从模型、芯片、系统软件到开发者生态的国产闭环，向世界证明了技术发展的另一种可能性。

🎬 对话黄仁勋之子黄胜斌：物理AI、机器人、宇树科技、世界模型

🤖 物理AI与仿真现实差距 核心观点：物理AI（Physical AI）的核心在于缩小“仿真到现实”（Sim-to-Real）的差距。现实世界是不完美的，而传统模拟器（如Omniverse）生成的合成数据往往过于完美（Ground Truth perfect），缺乏真实世界的“脏细节”。 关键论据： 世界模型（World Models）允许引入轻微的 imperfections（不完美），这种轻微的不完美对于训练模型适应真实环境至关重要。 对于LLM，可以通过特征提取和特征工程来优化；但对于物理AI，需要明确优化目标以关闭仿真与现实的差距。 代表世界的标准化方式至关重要，NVIDIA 使用 USD（Universal Scene Description）作为开源标准，旨在统一真实世界的物理特性表示，从而允许在不同工具链之间移动。 🏗️ 标准化物理表示与开源生态 核心观点：NVIDIA 致力于标准化物理表示，避免开发者手动构建模拟器或求解器。 关键事实： Newton：NVIDIA 推出的开源项目，旨在提供标准化的物理求解器接口，使人们无需手动编写模拟器即可使用自己的求解器。 开源策略：通过开源 USD 和 Newton，NVIDIA 希望将尽可能多的人纳入生态，因为标准化真实世界的物理特性表示是跨工具链协作的基础。 平台化目标：构建一个公共平台，让开发者无需从零开始集成，而是基于现有标准进行开发，降低门槛。 🧠 机器人三层架构与训练逻辑 核心观点：物理AI机器人平台包含三个关键层级：仿真（Simulation）、训练（Training）和运行时（Runtime）。 关键论据： 硬件差异：训练大型模型所需的硬件与模拟现实所需的硬件在根本上是不同的。 工作流：首先训练一个“大脑”（模型/策略），然后在尽可能接近现实的模拟环境中测试该策略，最后部署到真实硬件上。 COSMOS：NVIDIA 的模型（转录中提及 COSMOS）在此架构中扮演重要角色，用于生成或处理相关数据，支持这一训练流程。 🤝 与宇树科技（Unitree）的合作逻辑 核心观点：选择与宇树科技（Unitree）合作是因为其在全球范围内的普及度和市场影响力。 关键事实： 市场地位：宇树科技在机器人领域非常流行，拥有广泛的 OEM（原始设备制造商）基础。 平台可访问性：NVIDIA 希望支持那些相对容易获取且易于维护的平台，这样开发者基础（Developer Base）会有更多选择。 效率目标：目标是让开发者在获得机器人后的最初几小时内就能开始进行实际工作，而不是花费数周甚至数月进行集成和测试。 全栈支持：NVIDIA 提供从底层微控制器、中间件到 Thor 芯片及板载智能软件的全栈（Full Stack）支持，确保安全性合规（Security Compliant），并让宇树科技可以基于此平台进行构建。 🛡️ 企业级安全与开箱即用体验 核心观点：NVIDIA 正在将机器人平台转化为“开箱即用”（Out of the box）的体验，并特别强调企业级安全。 关键论据： 预优化：平台出厂时预加载了 NVIDIA 的软件栈，并进行了预优化。 安全态势：当机器人进入企业网络或公司网络时，必须满足特定的安全态势（Security Posture），这与自动驾驶汽车的安全要求类似。 集成优势：由于 NVIDIA 自身进行了深度集成，他们乐于让合作伙伴（如宇树）基于此进行集成，因为合作伙伴很可能也会基于 NVIDIA 的栈进行开发，从而形成一个稳固的平台基础。

🎬 在台北参加英伟达大会，我见证老黄终结比赛

📊 核心观点 英伟达从GPU供应商转型为AI全栈基础设施公司，构建难以复刻的超级护城河 算力需求随AI智能体时代爆发，每3万亿美元投入可产生近9万亿美元生产力 英伟达向CPU、PC、芯片设计、机器人等全领域扩张，竞争格局重塑 🔢 关键事实 VR-Rubin超节点量产：整合GPU、CPU、NVLink、光交换等组件，4万工程师参与整合 Vera CPU：88核单硅片互联，核间带宽3.4TB/s，智能体性能较x86提升80% RTX Spark PC芯片：20核CPU+6144核GPU，128GB统一内存，带宽600GB/s Cheat Stack智能体：芯片验证速度提升40倍，周期从数周缩至数小时 宇树H2机器人参考设计：搭载Jackson Swart模块，支持开箱即用 🎯 结论 英伟达通过全栈整合确立AI时代基础设施主导地位 传统CPU厂商、PC厂商及芯片设计流程面临颠覆性挑战 物理AI与机器人成为算力落地关键场景，行业竞争进入新阶段

🎬 秘密研发三年！安克这颗存算一体芯片，如何违背了所有祖宗的决定？【全网最深度解读】

🎯 核心观点 安克（Anker）研发存算一体芯片的根本驱动力并非单纯为了营销或摆脱供应商，而是为了解决消费电子产品（尤其是耳机）在智能化进程中遭遇的算力、功耗与体积的“死循环”矛盾。 传统冯·诺依曼架构在AI时代面临严重的“存储墙”瓶颈，即数据在存储与计算单元间频繁搬运导致能耗高、效率低，这已无法满足端侧设备对低功耗实时AI的需求。 安克选择“老技术新用”的策略，不追求3纳米、5纳米等先进制程，而是基于第一性原理，利用1988年发明的NOR Flash存储介质实现存算一体，以物理规律替代数字逻辑运算，从而突破性能极限。 芯片创新不一定局限于最昂贵的制程节点或传统半导体巨头，消费电子公司基于特定场景需求重新思考底层架构，是中国芯片创新的重要信号。 📊 关键事实与论据 性能提升数据：该芯片AI峰值算力提升150倍，最高达到5 GOPs；首次在耳机端侧完整运行400万参数的端到端神经网络。 架构原理： 冯·诺依曼瓶颈：存储与计算分离，数据需反复搬运，AI矩阵运算中90%的时间浪费在数据搬运上。 存算一体（Sim Compute In Memory）：在数据存储处直接进行计算，消除数据搬运。利用欧姆定律（电流=电压×电导），将输入信号设为电压，模型权重设为电导，通过并联存储单元电流自动汇总实现乘法与加法。 存储介质选择： NOR Flash：由东芝电子于1988年发明。 优势：非易失性（断电数据不丢失，适合耳机频繁休眠唤醒场景）；并联结构适合随机访问及多极电压控制，支持模拟权重角色；工艺成熟，供应链稳定，良率高，成本低。 对比：SRAM速度快但面积大、功耗高、价格贵；DRAM容量大但需刷新且断电数据丢失，均不适合耳机场景。 应用场景效果： 降噪与人声保真：神经网络可处理复杂噪声（如地铁、风噪、多人说话），实时对比声带震动与空气声音，即使在100分贝环境下也能清晰通话。 端侧AI能力：支持断网运行，数据不出家门，适用于安防、家庭设备等隐私敏感场景。 ⚖️ 结论与局限 技术突破意义：安克通过存算一体架构，在最小、最苛刻的消费级设备中率先解决了AI算力与低功耗的矛盾，证明了基于第一性原理重新审视行业默认前提（如冯·诺依曼架构）的可行性。 现存局限与挑战： 精度稳定性：模拟阵列运算受温度、电压波动影响，比数字运算不稳定，大规模量产中保证每颗芯片精度一致是工程难题。 软件生态：模型需配合硬件进行量化、裁剪和适配；开发者需为存算一体重新开发软件工具链，投入巨大。 未来展望：该芯片不仅是耳机配件，更是安克布局端侧智能、家庭智能系统及具身智能（如扫地机器人、安防机器人）的底层入口。尽管精度、工艺、生态及规模化仍需解决，但这已是中国芯片在底层架构创新上的良好开端。

🎬 24G显存只要五千多？为了搞AI，英特尔真的拼了

🎯 核心观点 英特尔 B60 显卡主打“真性价比”，不仅价格低于友商，更强调在 AI 实际业务中的总拥有成本（TCO）优势。 真正的性价比包含两方面：一是能落地到实际业务的真实性能，二是包含显存容量、模型适配及流程改造在内的综合使用成本。 硬件的价值在于降低 AI 使用门槛，让普通创作者和开发者能以更低成本尝试本地化 AI 工作流。 📊 关键事实与论据 架构升级：采用第二代 Xe 架构（代号 Battle Mage），工艺进化至 5 纳米，晶体管数量达 196 亿。 算力提升： 执行单元数据处理能力翻倍，从 SIMD8 提升至 SIMD16，提高并行处理效率。 集成 160 个 XMX 矩阵加速引擎，提供超过 150 TOPS 的 AI 算力，原生支持 FP8、FP16、BF16 等精度。 显存配置：单卡配备 24GB GDDR6 显存，位宽 192 位，带宽 456GB/s；另有双芯片版本提供 48GB 显存。 价格优势：24GB 版本电商平台售价 5000 多元，48GB 版本售价 13000 元，远低于同配置专业卡。 软件生态： 提供专业驱动（重稳定）和游戏驱动（重优化）两种模式。 原生支持 PyTorch，大部分模型可低成本迁移运行。 针对 ComfyUI 进行了节点优化、打包及 CacheDick、Torch.Compile 等技术适配。 实测表现： 部署 Qwen3-32B 大语言模型及 Z-Image Turbo、Qwen Image Edit 等多模态模型。 文生图性能达数秒一张，图像编辑任务十几秒完成，多卡协同下视频生成可达分钟级响应。 💡 结论 英特尔 B60 并非完美答案，但提供了极具方向感的解决方案，有效降低了本地 AI 部署的硬件门槛。 在内存价格波动及 AI 工具门槛高企的背景下，该显卡为个人开发者和小团队提供了将实验从大公司桌面搬回本地的可行路径。 随着 AI 技术快速迭代，具备高性价比且生态逐步完善的硬件，是推动行业普及和更多人参与 AI 创作的关键因素。

🎬 抄英伟达？用了三个月，我发现M5才是苹果最被低估的芯王

🧠 核心观点与战略定位 M5 是 M1 之后苹果最重要的芯片升级，被市场低估，其核心价值在于硬件与软件的协同突破。 苹果并未盲目堆砌 GPU 规模，而是将神经加速器直接嵌入 GPU 核心，解决了传统架构在端侧 AI 推理中的瓶颈。 苹果通过垂直整合生态（芯片 + macOS + MLX 框架），构建了针对本地 AI 部署的护城河，旨在争夺未来五年开发者在本地平台运行模型的主导权。 M5 标志着 AI 计算从集中式云端向分布式、本地化、低成本方向转变，使个人设备具备运行先进模型的能力。 ⚙️ 硬件架构与技术突破 神经加速器集成：M5 在每个 GPU 核心内嵌入专门的矩阵运算单元，区别于英伟达 Tensor Core 独立放置的设计，实现了图形管线与 AI 计算的深度融合，减少了数据搬运开销。 精度与能效策略：M5 专注于推理优化，重点支持 FP16、BF16 和 INT8 精度，放弃了对 FP64 等训练级精度的广泛支持，以换取极高的推理能效比。 统一内存优势：利用统一内存架构，神经加速器可直接访问高达 128GB 甚至更多的系统内存，实现零拷贝数据访问，突破了传统显卡显存容量限制。 性能提升数据：在大模型推理的预填充（Prefill）阶段，速度提升了 3 倍以上，将原本需要 10 秒的响应时间缩短至 2 秒多。 CPU 架构优化：采用台积电 N3P（第二代 3 纳米）工艺，性能核物理面积缩小，能效核和 GPU 面积增加 10%；CPU 保持 4 性能核 + 6 能效核设计，解码宽度达 10 宽，重排缓冲区（ROB）估计在 600-700 条之间，以掩盖内存延迟。 NPU 保留策略：保留 16 核 NPU 处理后台常驻的轻量级 AI 任务（如背景虚化、FaceID），避免频繁唤醒高功耗 GPU，从而维持电池续航。 💻 软件生态与集群能力 macOS Tahoe 26.2 更新：补全了 M5 的软件拼图，主要包含 MLX 框架原生硬件对接和低延迟集群功能。 MLX 框架升级：实现与 M5 神经加速器的原生硬件对接，无需经过通用计算单元翻译，使得在不插电状态下运行 8B 或 13B 大模型时，风扇几乎不转，能效表现优于使用 Windows 游戏本（如搭载 4060 显卡）的设备。 雷雳 5 集群技术：支持基于雷雳 5 的 RDMA 技术，双向带宽达 80G，延迟仅 3-9 微秒。 多机互联方案：允许将多台 Mac（如 M5 MacBook Pro 与 M3 Ultra Mac Studio）通过线缆连接组成超级计算机，例如组合四台顶配 Mac Studio 可形成拥有 2TB 统一内存的集群，成本仅为几万美元，适合对隐私敏感的小型芯片公司或医疗机构。 📊 适用人群与购买建议 不推荐人群：仅用于网页浏览、文档处理或 1080p 视频剪辑的用户，M4、M3 甚至 M1 依然够用，M5 对其而言性能过剩且性价比低。 推荐人群：工作流涉及 AI 的用户，包括使用 Web Coding 的程序员、使用 Stable Diffusion 的设计师、研究大语言模型（LLM）的工程师。 核心价值：对于需要本地部署、运行或微调先进模型的用户，M5 提供了从“不可用”到“可用”的体验跨越，是本地 AI 开发的高性价比选择。

🎬 英特尔画的AI大饼，竟然要成真了？

🎯 核心战略：AI全家福与三级部署 英特尔提出“AI全家福”概念，旨在填补企业AI落地中部门级部署的空白，构建中央级、部门级、个人级的三级部署体系。 中央级面向集团，需求高并发、大参数量，推荐搭配志强处理器与高端加速卡（如Gaudi系列）。 部门级面向30-50人团队，需求中等并发与高性价比，推荐Arc Pro B60方案，支持1-8卡灵活扩展。 个人级面向AIPC用户，推荐Core Ultra 200H系列处理器，可运行量化后的120B参数大模型。 该策略强调硬件分层与软件生态协同，避免单一算力“一招鲜”，追求整体性价比与场景适配。 💻 硬件技术：B60与CPU的协同优势 Arc Pro B60定位为专业级GPU，具备24GB显存，支持单卡双芯模式，可在4U服务器内实现16颗GPU的高密度部署。 B60不仅是AI推理卡，也是全功能3D卡，支持游戏驱动及50多款专业软件（如ProE、CAD、Maya）的认证加速。 英特尔强调CPU在AI中的关键作用，利用AMX指令集加速矩阵运算，承担Inbending等中小型模型任务，卸载GPU压力。 志强处理器作为“机头”，负责GPU通信转发、系统稳定性保障（RAS功能）及故障快速恢复，是AI服务器可靠性的基石。 显存选择24GB旨在对齐主流模型尺寸（30B-80B），满足量化后部署需求，同时保持价格竞争力。 📊 模型趋势：MoE架构与端侧部署 模型趋势从稠密模型（Dense）向混合专家架构（MoE）转变，MoE模型参数量大但激活参数少，适合端侧部署。 当前端侧部署的“甜蜜点”模型尺寸集中在30B至80B之间，如DeepSeek、Qwen等模型。 MoE架构对算力要求较低但效果良好，符合企业部门级对成本与性能平衡的需求。 英特尔认为未来AI硬件将呈现“百花齐放”局面，不同档次、功耗、价位的硬件将适配多元化需求，而非单一芯片通吃。 🛠️ 软件生态：打破CUDA依赖 英特尔指出多数AI开发者实际使用的是开源生态（如vLLM、SGLang），而非直接编写CUDA代码。 针对主流开源框架，英特尔提供开箱即用的适配包，降低开发者迁移门槛。 对于底层算子开发，英特尔提供工程师支持，帮助客户熟悉其工具链。 模型移植至B60平台简化为两三步：获取Docker镜像、本地运行、加载环境，实现快速部署。 英特尔依托中国本土团队（上海研发、北京/深圳支持），以“中国速度”推进开源模型适配与生态建设。 🇨🇳 中国布局：40周年与本土化创新 今年是英特尔进入中国40周年，合作伙伴数量超过1.5万家。 英特尔在中国建立强大的本土团队，深入参与中国AI开源生态，推动软硬件协同创新。 针对中国AI应用爆发特点，英特尔提供从数据中心到个人PC的全栈解决方案，助力合作伙伴通过AI创造价值。 未来计划包括2025年第一季度上市基于18A工艺的Panther Lake处理器，提供高达180 TOPS的端侧算力，提升能效比。 英特尔愿景是“AI is everywhere”，让每种计算设备具备AI能力，实现个人、企业、云的高效AI化。